PM065651FPGA SFH4796S

通过配置支持以下差分标准
· LVDS，Bus-LVDS, MLVDS, RSDS, LVPECL
· 支持热插拔
· 可配置上拉/下拉模式
· 片内100欧姆差分电阻
时钟资源
· 针对高速I/O接口设计的2路IOCLK
· 16路全局时钟
· 多支持4个PLLs用于频率综合
· 5路时钟输出
· 分频系数1到128
· 支持5路时钟输出级联
· 动态相位选择
配置模式
· 主模式串行SPI (MSPI)
· 从模式串行 (SS)
· 主模式并行x8 (MP)
· 从模式并行x8 (SP)
· JTAG模式 (IEEE-1532)
每个芯片拥有的64位DNA
BSCAN
· 兼容IEEE-1149.1
嵌入式硬核IP
· ADC
·8比特逐次逼近寄存器型（SAR）
·8个模拟输入
·1MHz采样速率（MSPS）
· 集成电压监控模块
· 内置环形振荡器

灵活的逻辑结构
• 共有9种器件，规模从1,500到4,500 LUTs
• 用户IO数量达207
低功耗器件
• 先进的55nm低功耗工艺
内置FLASH
• *外部配置器件
• 支持快速上电启动

可配置逻辑模块(PLBs)
· 优化的LUT4/LUT5组合设计
· 双端口分布式存储器
· 支持算数逻辑运算
· 快速进位链逻辑
嵌入式乘法器
· 支持3个M18x18
· 优化级联结构
· 运算精度：36x36, 36x181, 18x18, 9x9

源同步输入/输出接口
· 输入/输出单元包含DDR寄存器
· Generic DDR
高性能，灵活的输入/输出缓冲器
· 可配置支持以下单端标准
· LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)
· PCI
· SSTL 3.3V and 2.5V (Class I and II)
· SSTL 1.8V and 1.5V (Class I)
· HSTL 1.8V and 1.5V (Class I)
· 通过配置支持以下差分标准
· LVDS，Bus-LVDS，MLVDS，RSDS，LVPECL
· 支持热插拔
· 可配置上拉/下拉模式
· 片内100欧姆差分电阻
· 可配置施密特触发器，0.5V迟滞